

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-154954

(43)Date of publication of application : 08.06.1999

(51)Int.Cl.

H04L 12/28

H04Q 3/00

(21)Application number : 09-319328

(71)Applicant : HITACHI LTD

(22)Date of filing : 20.11.1997


(72)Inventor : MORIWAKI NORIHIKO
OZAKI NAOHIKO
TOYAMA TAKAAKI
WADA MITSUHIRO
OGURI YOZO

(54) ATM SWITCH

(57)Abstract:

PROBLEM TO BE SOLVED: To provide switches for a large capacity switch system and a method to configure the system where the extension is easily realized with modest hardware addition.

SOLUTION: Unit ATM switches 10 are placed in parallel, cell demultiplexer means 20 are provided in the pre-stage of the switches 10, and cell multiplexer means 30 are placed in the post-stage of the switches 10. The cell demultiplexer means 20 distribute cells to buffer 23 whose number corresponds to the number of output paths of the unit ATM switches 10. The cells so that cells of the same destination are inputted in parallel to the entire unit ATM switches 10. When the entire unit ATM switches 10 perform the same exchange operation in parallel for the cells, the cell multiplexer means 30 outputs the cells, preserving the sequence order of the exchanged cells.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

BEST AVAILABLE COPY

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

BEST AVAILABLE COPY

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平 11-154954

(43) 公開日 平成 11 年 (1999) 6 月 8 日

(51) Int. Cl. ⁹

識別記号

F I

H 0 4 L 12/28

H 0 4 L 11/20

H

H 0 4 Q 3/00

H 0 4 Q 3/00

審査請求 未請求 請求項の数 11

O L

(全 12 頁)

(21) 出願番号 特願平 9-319328

(22) 出願日 平成 9 年 (1997) 11 月 20 日

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目 6 番地

(72) 発明者 森脇 紀彦

東京都国分寺市東恋ヶ窪一丁目 280 番地

株式会社日立製作所中央研究所内

(72) 発明者 小崎 尚彦

神奈川県横浜市戸塚区戸塚町 216 番地 株

式会社日立製作所情報通信事業部内

(72) 発明者 外山 貴章

神奈川県横浜市戸塚区戸塚町 216 番地 株

式会社日立製作所情報通信事業部内

(74) 代理人 弁理士 小川 勝男

最終頁に続く


(54) 【発明の名称】 ATM スイッチ

(57) 【要約】

【課題】 少ないハード量で増設が容易に実施でき、大容量の ATM スイッチを構成可能な ATM スイッチとその構成方法を提供する。

【解決手段】 単位 ATM SW 10 を並列配置し、その前段にセル分配手段 20 とセル集中手段 30 とを備え、セル分配手段 20 が単位 ATM スイッチ 10 の出力方路数毎のバッファにセルを振り分け、全単位 ATM スイッチ 10 に同じ宛先のセルが並列に入力されるようにセル読み出しを行い、全単位 ATM スイッチ 10 が並列に同一の交換動作を行うと、セル集中手段 30 が交換されたセルの順序を保存するようにセル出力を行う多重を行う構成のスイッチとした。

図 1



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】複数本の入力ハイウェイから入力された非同期転送モードのセルを、前記セルのヘッダに含まれる宛先情報に基づき複数本の出力ハイウェイのいずれかに交換するATMスイッチであって、

前記セルを交換する複数個のセル交換手段と、

複数本の入力ハイウェイから入力されたセルを前記セルの宛先情報に基づき前記複数個のセル交換手段に分配する複数個のセル分配手段と、

前記複数個のセル交換手段で交換されたセルを集め、前記セルの宛先情報に基づき前記セルを複数本の出力ハイウェイのいずれかに出力する複数個のセル集約手段とで構成したことを特徴とするATMスイッチ。

【請求項2】複数本の入力ハイウェイから入力された非同期転送モードのセルを、前記セルのヘッダに含まれる宛先情報に基づき複数本の出力ハイウェイのいずれかに交換するATMスイッチであって、

複数本の入回線と出回線との間で前記セルを前記宛先情報に基づき交換する複数個のセル交換手段と、

複数本の入力ハイウェイから入力されたセルを蓄積するバッファ手段と、前記バッファ手段からの複数個のセルを前記セル交換手段のそれぞれの入回線に分配する分配手段と、前記バッファ手段の書き込みと読み出しを制御する制御手段とを備えた複数個のセル分配手段と、前記複数個のセル交換手段の出回線からのセルを蓄積するバッファ手段と、前記バッファ手段からのセルを複数本の出力ハイウェイのいずれかに出力する分離手段と、前記バッファ手段の書き込みと読み出しを制御する制御手段とを備えた複数個のセル集約手段とで構成したことを特徴とするATMスイッチ。

【請求項3】複数本の入力ハイウェイから入力された非同期転送モードのセルを、前記セルのヘッダに含まれる宛先情報に基づき複数本の出力ハイウェイのいずれかに交換するATMスイッチであって、

それぞれが複数本の入回線と出回線との間で前記セルを前記宛先情報に基づき交換する複数個のセル交換手段と、

それぞれが、複数本の入力ハイウェイから入力されたセルを蓄積するバッファ手段と、前記バッファ手段からの複数個のセルを前記セル交換手段のそれぞれの入回線に分配する分配手段と、前記セル交換手段の出回線対応に前記バッファ手段に前記セルを書き込み、前記セル交換手段の出回線が同じセルを複数個読み出す制御を行う制御手段とを備えた複数個のセル分配手段と、

それぞれが、前記複数個のセル交換手段の出回線からのセルを蓄積するバッファ手段と、前記バッファ手段からのセルを複数本の出力ハイウェイのいずれかに分配する分配手段と、前記宛先情報に基づき前記バッファ手段の書き込みと読み出し制御を行う制御手段とを備えた複数個のセル集約手段とで構成したことを特徴とするATM

スイッチ。

【請求項4】複数本の入力ハイウェイから入力された非同期転送モードのセルを、前記セルのヘッダに含まれる宛先情報に基づき複数本の出力ハイウェイのいずれかに交換するATMスイッチであって、

複数本の入回線と出回線との間で前記セルを前記宛先情報に基づき交換する複数個のセル交換手段と、

前記複数本の入力ハイウェイからセルを入力し、前記セル交換手段の出回線が同じ複数個のセルを前記複数個のセル交換手段の入回線に出力する複数個のセル分配手段と、

前記複数個のセル交換手段の出回線からのセルを集め、前記セルを前記宛先情報に基づき前記複数本の出力ハイウェイのいずれかに出力する複数個のセル集約手段とで構成したことを特徴とするATMスイッチ。

【請求項5】複数本の入力ハイウェイから入力された非同期転送モードのセルを、前記セルのヘッダに含まれる宛先情報に基づき複数本の出力ハイウェイのいずれかに交換するATMスイッチであって、

複数本の入回線と出回線との間で前記セルを前記宛先情報に基づき交換する複数個のセル交換手段と、

複数本の入力ハイウェイから入力されたセルを蓄積するバッファ手段と、ダミーセルを生成するダミーセル生成手段と、前記バッファ手段の書き込みと読み出しならびに前記ダミーセル生成手段を制御する制御手段と、前記バッファ手段からのセルもしくはダミーセルを複数個前記セル交換手段のそれぞれの入回線に分配する分配手段とを備えた複数個のセル分配手段と、

前記複数個のセル交換手段の出回線からのセルから前記ダミーセルを除いたを蓄積するバッファ手段と、前記バッファ手段からのセルを複数本の出力ハイウェイのいずれかに出力する分離手段と、前記バッファ手段の書き込みと読み出しを制御する制御手段とを備えた複数個のセル集約手段とで構成したことを特徴とするATMスイッチ。

【請求項6】複数本の入力ハイウェイから入力された非同期転送モードのセルを、前記セルのヘッダに含まれる宛先情報に基づき複数本の出力ハイウェイのいずれかに交換するATMスイッチであって、

それぞれが複数本の入回線と出回線との間で前記セルを前記宛先情報に基づき交換する複数個のセル交換手段と、

それぞれが、複数本の入力ハイウェイから入力されたセルを蓄積するバッファ手段と、ダミーセルを生成するダミーセル生成手段と、前記バッファ手段からのセルもしくはダミーセルを複数個前記セル交換手段のそれぞれの入回線に分配する分配手段と、前記セル交換手段の出回線対応に前記バッファ手段に前記セルを書き込み、前記セル交換手段の出回線が同じセルを複数個読み出す制御ならびに前記ダミーセル生成手段の制御を行う制御手段

とを備えた複数個のセル分配手段と、
それぞれが、前記複数個のセル交換手段の出回線からのセルから前記ダミーセルを除いたセルを蓄積するバッファ手段と、前記バッファ手段からのセルを複数本の出力ハイウェイのいずれかに分配する分配手段と、前記宛先情報に基づき前記バッファ手段の書き込みと読み出し制御を行う制御手段とを備えた複数個のセル集約手段とで構成したことを特徴とするATMスイッチ。

【請求項7】複数本の入力ハイウェイから入力された非同期転送モードのセルを、前記セルのヘッダに含まれる宛先情報に基づき複数本の出力ハイウェイのいずれかに交換するATMスイッチであって、
複数本の入回線と出回線との間で前記セルを前記宛先情報に基づき交換する複数個のセル交換手段と、
前記複数本の入力ハイウェイからセルを入力し、前記セル交換手段の出回線が同じセルもしくは同じ宛先情報を備えたダミーセルを複数個前記複数個のセル交換手段の入回線に出力する複数個のセル分配手段と、
前記複数個のセル交換手段の出回線からのセルを集め、前記ダミーセルを除いたセルを前記宛先情報に基づき前記複数本の出力ハイウェイのいずれかに出力する複数個のセル集約手段とで構成したことを特徴とするATMスイッチ。

【請求項8】上記ダミーセルは、上記セル分配手段のバッファ手段に蓄積された上記セル交換手段の同じ出回線宛のセルの数が、上記複数個のセル交換手段の数より少ない場合に、前記セル交換手段のそれぞれの入回線に出力されるセルが同じ宛先を有するよう出力されることを特徴とする請求項5乃至7いずれかに記載のATMスイッチ。

【請求項9】上記セル分配手段は、上記バッファ手段から上記セル交換手段の出回線が同じセルを読み出す個数を設定する読み出し回数設定手段を備えたことを特徴とする請求項2もしくは請求項3もしくは請求項5もしくは請求項6もしくは請求項8のいずれかに記載のATMスイッチ。

【請求項10】上記セル分配手段は、上記セル交換手段の出回線毎に上記バッファ手段に蓄積されるセル数をカウントするセルカウント手段と、前記セルカウント手段の出力から所定の規則で出回線を選択する判定手段とを備え、前記判定手段で選択された前記セル交換手段の出回線宛のセルを前記セル交換手段に出力することを特徴とする請求項2もしくは請求項3もしくは請求項5もしくは請求項6もしくは請求項8もしくは請求項9のいずれかに記載のATMスイッチ。

【請求項11】上記セル分配手段は、上記セル交換手段の出回線毎に上記バッファ手段に蓄積されるセル数をカウントするセルカウント手段と所定の時間間隔でカウントアップを行う時間カウント手段と、前記セルカウント手段と時間カウント手段の加算値から所定の規則で出回

線を選択する判定回路とを備え、前記判定手段で選択された前記セル交換手段の出回線宛のセルを前記セル交換手段に出力することを特徴とする請求項2もしくは請求項3もしくは請求項5もしくは請求項6もしくは請求項8乃至10のいずれかに記載のATMスイッチ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、非同期転送モード（以下ATMと称する）の信号を交換するATMスイッチの構成、制御方法、増設方法に関する。

【0002】

【従来の技術】ATM通信網の高速化や大規模化に伴い大容量のATMセル（以下、単にセルと称する）を交換するスイッチの実現が求められており、様々な大容量ATMスイッチの構成が提案されている。

【0003】大容量ATMスイッチの提案としては、特開平4-98937号公報に記載されたセル分割形ATMスイッチがある。このATMスイッチは、セルを複数の部分セルに分割し、これら分割された部分セルを、それぞれ独立に複数のATMスイッチで交換制御するもので大容量化に有効な構成である。しかし、ATMスイッチとしてバースト性信号に対するセル損失が起りにくい共通バッファ形スイッチ等の共通リソース型スイッチを使用すると、全ての方路から入力されたセルを共通リソースに集めて交換処理を行う構成であるために、スイッチの大容量化に伴い処理速度を高速化する必要が生じ、スイッチのLSI化が難しくなったり高価なものとなり経済性を損なうことになる。また、セル分割形ATMスイッチでは、すべての部分セルに同一のセルヘッダを付与する必要がある、セルの分割数を多くすると、部分セルヘッダの占める割合が大きくなる分割損によりスループットが上がらなくなる。すなわち、セル分割形スイッチであってもATMスイッチの大規模化には限界が生じてくる。

【0004】他のスイッチを大容量化する構成としては、図2に示したような所定の交換能力を有する単位ATMスイッチを複数マトリクス状に配置・接続して大容量化をはかる構成が従来から知られている。この構成は、大容量スイッチであってもトラヒックの内部ブロッキングが生じない、また、増設が容易に行えるという理想的なスイッチであるが、後述するように、大容量化に伴うハード量の増加が著しく大きく、小型化・経済化が求められる交換システムには向いていない。

【0005】また、別のスイッチを大容量化する構成としては、電子通信学会論文誌（B-I）J76-B-I, No. 1の32～39頁の「呼レベルで非閉そくとなるATMスイッチ回路網の構成法」で示されたATMスイッチ並列構成による大容量スイッチがある。図3は、このスイッチ構成を示したブロック構成図で、並列化されたATMSW10の前段にMUX部11およびD

MUX部12を配置し、後段にMUX部13およびDMUX部14を配置する構成で、複数のATMSW10を用いてトラヒックをセルレベルもしくは呼単位で均衡化して交換することで大容量化を実現するものである。

【0006】

【発明が解決しようとする課題】上記従来技術で示したスイッチのうち、図2に示した単位スイッチのマトリクス接続による拡張構成は、拡張を実施しても内部ブロッキングが生じないという性能面は優れているが、単位スイッチの容量に対して k 倍の容量のスイッチに拡張しようとする場合には、必要となる単位スイッチ数は $4k \times k \times 2$ 個（左記 k はべき乗を意味する）となる。つまり、2倍の容量のスイッチを構成する場合でも16個もの単位スイッチが必要となり、容量拡張度を高めるにしたがい膨大なハード量が必要となる。

【0007】また、図3に示したATMスイッチを並置する構成では、トラヒックの均衡化をセルレベルでランダムに行う場合、セルの順序逆転が発生する可能性があるため、タイムスタンプを用いたセル順序の再構成がATMスイッチの後段で必要となり、複雑な制御と大きなハードを追加することになる。また、呼レベルでトラヒックの均衡化をおこなう場合（1）ATMスイッチの並列度を高める、もしくは、（2）内部のリンク速度を出力回線速度に比べて高速にする、等の手段をとらないとスイッチ内部でトラヒックのブロッキングが発生してしまうので、ブロッキング抑制のために冗長なハードを追加することになる。

【0008】以上に示したように、従来より提案されてきた単位スイッチを増設することで実現される大容量スイッチの構成は、いずれも大容量化に伴うハード量の増加が著しく大きくなるものである。また、このハード量増加を抑えようと、トラヒックのブロッキングが生じる等の性能低下が発生してしまう。

【0009】本発明の目的は、大容量ATMスイッチを構成する場合に、少ないハード量で簡単に増設や拡張が可能な構成のATMスイッチを提供することである。より詳細には、大容量ATMスイッチを構成する場合に、既存の少容量スイッチを並列に配置接続するだけで、簡単に増設が可能な構成のATMスイッチを提供することである。しかも、複数のスイッチを複数個接続した大容量スイッチであっても、内部ブロッキングが発生しない構成でハード量の少ない構成のATMスイッチを提供することである。

【0010】また、本発明の目的は、大容量ATMスイッチを構成する場合に、少容量のATMスイッチからスタートし、増設すべき容量に応じてスタート時点で用いたスイッチと同様なスイッチを追加接続するだけで大容量ATMスイッチが実現できるATMスイッチの増設方法を提供することである。より詳細には、スイッチの増設に伴う新たな制御回路や制御手順の追加が不要で簡単

な増設手順により、少ないハード量で内部ブロッキングが発生しない構成の大容量ATMスイッチを提供するATMスイッチの増設方法を提供することである。

【0011】しかも、従来のスイッチの増設では増やすべき容量の2乗でハードが増加したのに対し、容量を2倍にするときは、スイッチの量を2倍、容量を4倍にするときはスイッチの量を4倍にするというような、単純な増設で増設に伴う付加ハードが殆ど発生しないATMスイッチの増設方法を提供することである。（以下、このような容量増設量にほぼ比例したスイッチ量の増設で済む増設、増設時に追加するスイッチ等のハード量が増設するスイッチ容量の一次関数で近似出来るような増設を「リニアな増設」と称することがある）。

【0012】また、本発明の目的は、スイッチの容量増加に伴うトラヒックの増加が起こってもスイッチの内部でブロッキングが発生しないような、増設した各スイッチへのセル分配方法、各スイッチからのセル集約方法、スイッチ全体でのセル制御（交換）方法を提供することである。そして、上記セル分配や集約が簡単にでき、増設に伴う複雑な制御を必要としない、簡単に増設が出来る構成のATMスイッチを提供することである。

【0013】

【課題を解決するための手段】上記目的を実現するため本発明では、複数本の入力ハイウェイから入力された非同期転送モードのセルを、セルのヘッダに含まれる宛先情報に基づき複数本の出力ハイウェイのいずれかに交換するATMスイッチを、セルを交換する複数個のセル交換手段と、複数本の入力ハイウェイから入力されたセルをヘッダの宛先情報に基づき複数個のセル交換手段に分配する複数個のセル分配手段と、複数個のセル交換手段で交換されたセルを集めてセルの宛先情報に基づき複数本の出力ハイウェイのいずれかにセルを出力する複数個のセル集約手段とで構成した。

【0014】そして、複数個のセル交換手段のそれぞれの入回線には、各セル分配手段から同じ出回線宛の複数個のセルが並列に分散されて入力され、複数個のセル交換手段のそれぞれは、ほぼ同じ交換動作を独立に行える構成とした。すなわち、ATMスイッチを複数本の入回線と出回線との間でセルを宛先情報に基づき交換する複数個のセル交換手段と、複数本の入力ハイウェイからセルを入力してセル交換手段の出回線が同じ複数個のセルを複数個のセル交換手段の入回線に出力する複数個のセル分配手段と、複数個のセル交換手段の出回線からのセルを集めて前記宛先情報に基づき前記複数本の出力ハイウェイのいずれかにセルを出力する複数個のセル集約手段とで構成した。

【0015】より詳細には、複数本の入力ハイウェイから入力された非同期転送モードのセルをセルのヘッダに含まれる宛先情報に基づき複数本の出力ハイウェイのいずれかに交換するATMスイッチを、複数本の入回線と

出回線との間でセルをヘッダの宛先情報に基づき交換する複数のセル交換手段、および、複数本の入力ハイウェイから入力されたセルを蓄積するバッファ手段と、バッファ手段からの複数のセルをセル交換手段のそれぞれの入回線に分配する分配手段と、バッファ手段の書き込みと読み出しを制御する制御手段とを備えた複数のセル分配手段、および、複数のセル交換手段の出回線からのセルを蓄積するバッファ手段と、バッファ手段からのセルを複数本の出力ハイウェイのいずれかに出力する分離手段とバッファ手段の書き込みと読み出しを制御する制御手段とを備えた複数のセル集約手段とで構成した。

【0016】そして、それぞれのセル分配手段は、複数本の入力ハイウェイから入力されたセルをセル交換手段の出回線対応に蓄積し、セル交換手段の出回線が同じセルを複数個読み出すことにより、複数のセル交換手段のそれぞれの入回線には、各セル分配手段から同じ出回線宛の複数のセルが並列に分散されて入力され、複数のセル交換手段のそれぞれがほぼ同じ交換動作を独立に行える構成とし、それぞれのセル集約手段は、ほぼ同じ交換動作を行い同じ出回線宛のセルを出力する複数のセル交換手段の出回線からを集め、宛先情報に基づきセルを宛先となる出力ハイウェイに出力する構成とした。

【0017】また、複数のセル交換手段のそれぞれの入回線には、各セル分配手段から同じ出回線宛の複数のセルが並列に分散されて入力され、複数のセル交換手段のそれぞれがほぼ同じ交換動作を独立に行えるように、セル分配手段のそれぞれには、セル交換手段に並列に出力される普通のセルと同じ宛先情報を有するダミーセルを生成するダミーセル生成手段を備え、複数のセル交換手段に並列に出力する同じ出回線を宛先とするセルの数がセル交換手段の数より少ない場合には、このダミーセル生成手段で生成したダミーセルをセル交換手段に出力して、各セル交換手段に入力されるセルの宛先情報が同じになる構成とした。また、それぞれのセル集中手段では、このらATMスイッチ内部で生成・交換されたダミーセルを取り除く手段も備えた。

【0018】

【発明の実施の形態】以下、本発明によるATMスイッチの実施の形態（構成や動作、増設による大容量化実現の方法等）を図面を用いて詳細に説明する。具体的には、特定容量（ $n \times n$ ）の単位ATMスイッチ使用してこれを4倍の容量に拡張した（ $4n \times 4n$ ）構成のスイッチを例にして説明を行う。

【0019】図1は、本発明による増設性に優れ、内部ブロッキングの発生しない構成のATMスイッチの全体構成を示すブロック構成図である。本発明のATMスイッチは、 $n \times n$ の交換容量を有する単位ATMスイッチを4個並列に設置した構成のATMSW（10-1～1

0-4）と、それぞれが m 本の入力ハイウェイ（40-1～40- m ）を備え各入力ハイウェイから入力されたセルを4本の信号線（41- x -1～41- x -4、但し x は1～ n のいずれか）を介してATMSWに分配する n 個のセル分配部（20-1～20- n ）と、それぞれが m 本の出力ハイウェイ（50-1～50- m ）を備えATMSWで交換されたセルを4本の信号線（45- x -1～45- x -4、但し x は1～ n のいずれか）から集めて宛先となる出力ハイウェイに出力する n 個のセル集中部（30-1～30- n ）とにより構成した。

尚、単位ATMスイッチとなるATMSWには、それ自体では内部ブロッキングが生じない構成のATMスイッチを用いる。また、本実施例では、単位ATMスイッチであるATMSWの数を4個としたが、本発明のATMスイッチでは、単位スイッチを1～ k （ k ：正整数）個まで並列に設置する構成で、容量が $n \times n$ のATMスイッチから $kn \times kn$ までの内部ブロッキングのないATMスイッチを自由に構成（増設）可能なものである。

【0020】以下、図1に示した本発明のATMスイッチの詳細な構成や動作、スイッチ各部の構成や動作を図面を用いて説明する。図4は、本発明のATMスイッチに備えたセル分配部20の構成を示すブロック構成図である。本発明のセル分配部20は、ATMSW10の前段（入力ポート側）にATMSW10の入力ポート数と同数（本実施例では n 個）配置される。そして、セル分配部20からの出力を各ATMSWの同一の入力ポートに接続し、宛先が同じセルを複数個並列に各ATMSWに提供するものである。本実施例では、例えば、分配部20-1の4本の出力（41-1-1～41-1-4）を各ATMSW10-0～10-3の入力ポート1に接続して、宛先が同じセルをそれぞれのスイッチに提供している。尚、スイッチの大容量化の為に単位ATMスイッチであるATMSW10をさらに増設した場合には、この増設したATMSW10の数に対応してセル分配部20の出力数（内部のセル分配部22の出力数）を増やして、必ずセル分配部20の出力が各ATMSWの同一入力ポートに接続され、全てのATMSWに同じ宛先のセルが提供される構成とした。

【0021】このセル分配部20は、セル多重部21とセル分配部22とセルバッファ23と制御部24とダミーセル発生部25より構成される。より詳細には、制御部24は、セルバッファ23のライトアドレス（以下、WAと略することがある）生成部240およびリードアドレス（以下、RAと略することがある）生成部241と、セルバッファ23に蓄積されるセル数をセルの宛先毎にカウントするセルカウンタ242と、セルバッファ23に蓄積されたセル数の多い宛先とその蓄積個数をチェックする最大値判定回路243と、セルバッファ23の読み出しを制御するパラメータ（詳細は後述する）を格納する読み出し回数指定レジスタ244より構成され

る。

【0022】セル分配部20では、入力ハイウェイ（40-1~40-m）を通じて入力されるセルを、セル多重部21で多重化する。尚、後段にあるキューバッファを構成するメモリが多ポートメモリである場合、このセル多重部21を備えなくとも良い構成をとることも出来る。入力されたセルからヘッダ情報247が取り出され、制御部24へ入力される。制御部24では、ヘッダ情報247に従いセルを宛先毎に振り分ける。本実施例では、セルをヘッダ情報に含まれるセルの宛先情報に基づきATMSW10の出力ポート数に相当するn方路のいずれかの方路へ振り分ける制御を行う。より具体的には、入力セルをヘッダ情報に含まれるセルの宛先情報に基づきセルバッファ23内の該当する方路のキューバッファ（23-1~23-n）の何れかに、WA生成部240から指示されるWA26に従ってバッファリングする。更に、ヘッダ情報247は、WA生成部240に入力されるとともに、キューバッファ（23-1~23-n）毎に設けられたセルカウンタ242へ入力され、該当する方路別に蓄積されるセル数をカウントする。全ての方路のセルカウンタの値は最大値判定回路243に入力され、セル数が最も多く蓄積されている方路を選択する。選択された方路情報は、セルバッファのRAを生成するためのRA生成部241へ入力される。RA生成部241では、読み出し回数指定レジスタ244より指定された回数だけ連続してセルバッファ23にあるキューバッファのなかで最大値判定回路243で選択されたキューバッファに蓄積されたセルの読み出し指示を行うと共に、読み出したセルの方路情報245をセルカウンタ242へ入力し、読み出したセル数分だけ、該当するセルカウンタ242のカウントダウンを行う。尚、読み出し回数指定レジスタには、図示しない交換システムの管理装置等から、あらかじめ接続されるATMSW10の数（本実施例では4）を格納しておくものとする。

【0023】RA27の指示により、セルバッファ23から読み出されたセルは、セル分配部22で、接続されるATMSW（10-1~10-3）対応の方路（41-1~41-4）毎に順次振り分けられ、ATMSWの数だけ同じ宛先のセルが並列に出力されるようタイミング調整を行った後、各信号線（41-1~41-4）に出力される。このように同じ宛先のセルを並列出力するのは、同じ宛先のセルをほぼ同タイミングでATMSW（10-1~10-4）の同一ポートへ並列入力することで、全てのATMSW間でのトラヒックを均等にすると均衡化を可能とし、また、ATMSW（10-1~10-4）では、各入力ポートへの入力セルに対して、全てのATMSW間で同一のルーティング動作を、呼レベルでのセル順序を保存したまま、ATMSW間にまたがる複雑な制御なしに自律的に行うことができるようにするためである。また、先に述べたように、各ATMSWと

して、それ自体が内部ブロッキングの発生しない構成のスイッチを用いるので、本発明のスイッチ構成であれば容量増加に伴うトラヒック増も同一宛先のセルが各スイッチに均衡化されるので内部ブロッキングは発生しない。図4の例では、最大値判定回路243によりキューバッファ23-1が選択され、蓄積されているセルの先頭から4セル（A1、B1、C1、およびD1）が並列にセル分配部20より出力される例を示している。

【0024】また、最大値判定回路243で選択された方路のセル数が、読み出し回数指定レジスタ244で指定される値よりも少ない場合には、その差のセル数分だけダミーセルを発生するためのダミーセル発生指示246を、ダミーセル発生部25に送信する。

【0025】図5は、同じくセル分配部20の構成図で、図4で説明した動作とは異なり、最大値判定回路243により選択されたキューバッファの蓄積セル数が、読み出し回数指定レジスタ244で指定される値よりも少ない場合の動作を説明する動作説明図である。同図のケースでは、キューバッファ23-nにAn、Bn、Cnの3セルしか蓄積されていないが、最大値判定回路243でキューバッファ23-nのセル蓄積数が最大であると判定すると、これらの3セルがキューバッファ23-nから連続的に読み出された後に、ダミーセル28をダミーセル発生部25より出力するよう指示する。これは、前述したように、各ATMSW10-1~10-4においてセルの順序性を保存したままセルルーティング（交換）が行われるように、ATMSW10-1~10-4の対応する入力ポートには同一の宛先をもつセルをほぼ同タイミングで並列に入力する必要があることによるものである。

【0026】尚、詳細は後述するが、ダミーセル28のヘッダには、後段のATMSW10において直前に読み出されたセルAn、BnおよびCnと同一の処理が行われるように、キューバッファから読み出された3セル（An、Bn、Cn）と同一のルーティング識別子およびユーザセル識別子が付与される。また、このダミーセルはATMSW10出力後のセル集中部30で廃棄する必要があるため、ダミーセル識別子が付与される。セルAn、Bn、Cn、およびダミーセル28は、セル分配部22で、接続されるATMSW（10-1~10-3）毎に振り分けられ、図4で説明したと同様に並列に出力される。本発明のATMスイッチは、容量の増加（入力トラヒック（セル）の増加）に応じてスイッチの容量を増設させるものである。すなわち、セル分配部20で平均的にみると、出力されるダミーセル数に比べて、入力されるセル数が圧倒的に多いようなトラヒック特性となるので、このダミーセル28がトラヒックのボトルネックとなることはなく、スイッチ内部のブロッキングを発生させることはない。

【0027】図6は、本発明の装置内で用いるATMセ

ルフォーマットの一例を示すセル構成図である。スイッチに入力されるセル100は、セルヘッダ(5バイト)とセルペイロード(48バイト)からなるATMセル部分70と、装置内でのみ使用される装置内ヘッダ領域80より構成される。装置内セルヘッダ領域80は、空セル、ニーザセル、テストセル等を識別するためのCELL領域81、セルの品質制御を行うためのセル品質識別子であるQOS領域82、ATMスイッチの出力ポート識別のためのRTG領域83、ダミーセルと通常のニーザセルの判別を行うためのDビット85、および、当面使用されない予備用のRES領域84とから構成される。Dビットは、例えばダミーセルはD=1、その他のセルはD=0というように予め決めておことでダミーセルの判別が可能となる。

【0028】つぎに、本発明のATMスイッチにおけるセル分配部20とATMSW10とセル集中部30との接続、およびATMSW10の交換動作について図面を用いて説明を行う。図7と図8は、それぞれ本発明のATMスイッチの動作を説明する動作説明図であり、先に図4と図5を用いて説明したセル分配部20の動作に対応したATMSWの動作例を示したものである。

【0029】まず図7を用いて、図4で説明したセル分配部20から出力されるセルの交換動作を説明する。セル分配部20より並列に4個出力されたセルは、ヘッダに同じ宛先(本実施例では、#0)を示す情報が付与されているので、各ATMSW(10-1~10-3)で、ヘッダ情報に基づき出力ポート0ルーティング(交換)される。次に図8で交換動作を説明する。セル分配部20より並列に4個出力されたセルは、ダミーセル28も含めてヘッダに同じ宛先(本実施例では、#n)を示す情報が付与されているので、各ATMSW(10-1~10-3)で、ヘッダ情報に基づき出力ポートnにルーティング(交換)される。

【0030】本発明のATMスイッチでは、前述したように、4個のATMSW(10-1~10-3)のそれぞれに並列に入力されるセルが、全て同じルーティング動作となるように、セル分配部(20-1~20-n)で同じ宛先情報を備えたセルを振り分けるので、全てのATMSW(10-1~10-3)のルーティング処理は同一となりセルが出力されるポートも同一となる。すなわち、スイッチの大容量化に伴いATMSWを増設する場合でも、ATMSW間で特別な同期等の制御を行うハードやソフトの追加を行うことなく、一般的なルーティング情報に基づき交換を行うスイッチを追加して分配部との接続を行うだけでよく、簡単な構成と手順で保守性と経済性に優れた大容量ATMスイッチが提供できる。

【0031】尚、ATMSW10としては、特許第2569118号公報に示されたような共通バッファスイッチ、特開平5-145574号公報に示された出力バッ

ファスイッチ、特開平1-204548号公報に示されたようなクロスポイントスイッチ等、従来から提案されている一般的なATMスイッチを用いればよい、先に述べたように、それ自体が内部ブロッキングの生じないスイッチを用いれば、本発明の構成によりセルが各スイッチに分配されるので、増設したATMスイッチ内部でのブロッキングは発生しない。

【0032】さらに、本発明のATMスイッチに備えたセル集中部30の構成と動作について、図面を用いて説明を行う。図9は、本発明のATMスイッチに備えたセル集中部30の詳細な構成と動作を示すブロック構成図で、図7を用いて説明したATMSW(10-1~10-3)から並列に出力された同じ宛先のセルA1、B1、C1、およびD1がセル集中部30-1に入力される場合を例にとり、セル集中部30の構成と動作を説明する図である。

【0033】セル集中部30は、セル多重部31とセル分離部32とセルバッファ33と制御部34とで構成される。入力されたセルA1、B1、C1、およびD1は、セル多重部31において、もともとの入力されたセルの順序が保存されるように、セル分配部20で並列分配を行ったセルの時間順序を元に戻すようにセル多重を行う。図9の例においては、セル多重部31からは、A1、B1、C1、D1の順序で出力されるようにセル多重を行う。入力された各セルからはヘッダ情報38が取り出され、制御部34へ入力される。制御部34では、ヘッダ情報38に従ってWA35を出力して、出力ハイウェイに相当する方路毎に設けられたセルバッファ33にセルを格納する。セルバッファ33からは、制御部34からのRA37に従ってセルの読み出しを行い、セル分離部32で振り分けを行った後、出力ハイウェイ50を通じてセルを出力する。

【0034】図10は、同じくセル集中部30の構成図で、図5と図8で説明したダミーセル28がセル集中部30に入力された場合の動作を説明する説明図である。セル集中部30にダミーセル28が入力されると、制御部34がヘッダ情報からダミーセル28の入力を検出し、セルバッファ33への書き込みは行わずに廃棄するよう制御を行う。尚、ダミーセルは、図6で示したように、装置内ヘッダ80内のダミーセル判別用のDビット85により識別される。

【0035】上記で説明した本発明のATMスイッチの実施形態では、特定容量($n \times n$)の単位ATMスイッチを4並列で使用して、スイッチ容量を4倍の容量($4n \times 4n$)に拡張する例を示したが、ATMSW10の並列に設置する数を拡大することで並列数に比例したさらなる大容量スイッチの実現が可能である。また、セル分配部20、セル集中部30を予め、将来的に予想される最大ATMスイッチ容量対応に構成しておき、単位ATMスイッチ数およびセル集中部20の読み出し回数指

定レジスタ 244 に設定する読み出し回数を段階的に増やしていくことで、ATMスイッチ容量をリニアに増設することが可能となる。また、本実施形態で示した構成により容量拡張を行った ATM スwitch を新たにな単位スイッチと見なして、同様な手法でこのスイッチを並列に設置してセル分配部とセル集中部を配置することで、さらにスイッチ容量を拡大することも可能である。

【0036】図 11 は、本発明の ATM スwitch に備えるセル分配部の別の構成を示すブロック構成図である。前述の図 4 で示したセル分配部 20 では、セルバッファ 23 の読み出しをセルカウンタ 242 の最大値判定に従って行っていたが、この構成だけであると、トラヒック速度の低い出力方路に対応するセルバッファにはあまりセルが蓄積されないために、セルが読み出される頻度が低くなり、遅延がおおきくなる。そこで、図 11 に示す別の構成のセル分配部 20-1 では、制御部 24 にセルカウンタと 242 と同様に、#1 ~ #n 方路に対応した時間カウンタ 248 を設ける構成としたものである。全ての時間カウンタ 248 は、一定のタイミングでカウントアップを行う。最大値判定回路 243 での読み出し方路選択は、#0 ~ #n 方路別に、セルカウンタ 242 の値と時間カウンタ 248 値とを加算した値を使用して行い、選択された方路については、その方路に該当する時間カウンタをリセットする。

【0037】このセル分配部 20-1 を用いれば、画像、音声などの時間遅延に対して敏感なセルトラヒックに対しても、セル分配部 20 での遅延の影響による品質劣化を防止することができる。

【0038】図 12 は、本発明の ATM スwitch の増設のイメージと、それに伴うハード増加の様子を説明する説明図である。尚、同図においては、図 2 に示したマトリクス拡張方式の増設性についても説明し、その違いを説明してある。 $n \times n$ の単位 ATMSW を組み合わせて 2 倍の容量に拡張をおこなう場合、本発明の ATM スwitch では、2 個の単位 ATMSW を並列配置することで $2n \times 2n$ の 2 倍の容量を有する ATMSW に拡張可能であり、4 個の単位 ATMSW を並列配置することで $4n \times 4n$ の 4 倍の容量を有する ATMSW に拡張可能である。つまり、目的とする容量の ATMSW と必要な単位 ATMSW が比例関係となるような、リニアな拡張が可能である。それに対し、従来のマトリクス拡張方式に基づくスイッチでは、 $2n \times 2n$ の容量に拡張を行うには 16 個の単位 ATMSW が必要であり、また、 $4n \times$

$4n$ の容量まで拡張を行うには、64 個もの単位 ATMSW が必要となり、拡張度を増すにつれ、膨大な数の単位 ATMSW が必要となる。すなわち、本発明の ATM スwitch によれば、簡単な手順と少ないハード量で、増設が可能で、しかも、内部ブロッキングの発生しない ATM スwitch を提供できることが判る。

【0039】

【発明の効果】本発明によれば、特定の交換容量を有する単位 ATM スwitch を使用して、さらなる大容量の ATM スwitch を構成する場合に、従来は必要であった冗長なハード構成をとることなく、少ないハード量で、かつリニアに ATM スwitch を拡張することが可能となる。

【図面の簡単な説明】

【図 1】本発明の ATM スwitch の全体構成を示すブロック構成図である。

【図 2】従来の大容量スイッチの構成を示すブロック構成図である。

【図 3】同じく、従来のスイッチの構成を示すブロック構成図である。

【図 4】本発明の ATM スwitch に備えたセル分配部の詳細構成と動作を示すブロック構成図である。

【図 5】同じく、セル分配部の別の動作を示す説明図である。

【図 6】本発明の ATM スwitch で扱う ATM セルの構成を示すセル構成図である。

【図 7】本発明の ATM スwitch の構成と動作を示す説明図である。

【図 8】同じく、ATM スwitch の別の動作を示す説明図である。

【図 9】本発明の ATM スwitch に備えたセル集中部の詳細構成と動作を示すブロック構成図である。

【図 10】同じく、セル集中部の別の動作を示す説明図である。

【図 11】本発明の ATM スwitch に備えるセル分配部の別の構成と動作を示すブロック構成図である。


【図 12】本発明の ATM スwitch の増設のイメージと増設に伴うハード量増加量を説明する説明図である。

【符号の説明】


10...ATM スwitch、 20...セル分配部、
30...セル集中部、 21...セル多重部、 22...セル分配部、 23...セルバッファ、 24...制御部、 25...ダミーセル発生部。

BEST AVAILABLE COPY


【図 1】




【図 6】




【図 2】



【図 3】




【図 4】




BEST AVAILABLE COPY


【図 5】



【図 7】




【図 8】




BEST AVAILABLE COPY


【図9】



【図10】



【図11】



BEST AVAILABLE COPY

【図12】







SW容量	$n \times n$	$2n \times 2n$	$4n \times 4n$
本発明			
スイッチ数	1	2	4
マトリクス 拡張方式			
スイッチ数	1	16	64

図12

フロントページの続き

(72)発明者 和田 光弘
 神奈川県横浜市戸塚区戸塚町216番地 株
 式会社日立製作所情報通信事業部内

(72)発明者 小栗 洋三
 神奈川県横浜市戸塚区戸塚町216番地 株
 式会社日立製作所情報通信事業部内

BEST AVAILABLE COPY